32 bitų padalijimo į verilog

[sameem_shabbir]

Sveiki visi bendrovės įstatų, man reikia padalinti du 32bit nos į verilog mano projektas, kuris yra spartan3 rinkiniu. Kita problema yra ta, kad atsakymas padalijimo visada b / w 0 ir 1 . ty visada frakcijos (išskyrus 1), Kaip man reikia padaryti, kad. Man reikia kodo. [/i]

 

[echo47]

Pabandykite naudoti "Divider generatorius" arba "Konvejerinio Divider", kuris yra įtrauktas pagrindinių generatorių, kuris yra įtrauktas su ISE. Nesu tikras, jei jie sukuria skaitymo DTL, bet jie suteiks jums modulis, galite nuvilkti į jūsų FPGA projektą.

 

[sameem_shabbir]

Aš negalėjo rasti pagrindinius generatorius arba pipline dalikliu PLZ ir paaiškinti, iš kur man reikia gauti [size = 2] [color = # 999.999] Pridėta po 1 valandos 9 minutės: [/color] [/size] Sory I pagrindinių generatorių ir piplined daliklis, bet verilog failą, pagrindinių generatorių, yra modulis momentinė (sdivider_v3_0) Kur turėčiau gauti tą kodą

 

[echo47]

Prašome paaiškinti - Ar jūs turite visišką Verilog kodas dalikliu, ar jūs tik reikia darbo daliklis, kad galite nuvilkti į jūsų Verilog projekto? Xilinx Konvejerinio Divider branduolys gali tik suteikti jums NGC failą (yra sudarytas sdivider_v3_0) su ne Verilog kodas. Jei tai tiesa, tada jūs galite įdėti NGC failą į savo ISE projekto instancija Verilog įvynioklis failą, ir dabar jūs turite darbo daliklis.

 

[sameem_shabbir]

Man reikia darbo dalikliu Bet problema yra I dont gauti bet NGC failą Pagrindinis generatorius sukuria keturis failus. VEO, ASY. SYM prieš Dabar, kuris failas turi įdėti savo projekto arba tai ir nori pasakyti, kad aš tiesiog instancija modulį, ir ji dirbti

 

[echo47]

Nėra NGC failą? Tai keista. Po Paspaudus mygtuką "Sukurti", ar matote kokių nors klaidų pranešimus? O gal netyčia pasirinkote parinktį, kad kažkaip sukelia išvesties failus būti praleisti. Nuo generuoti branduolys, ji sukuria generuoja failus ir rodo "readme, kad trumpai aprašoma: div.v, div.veo, div.ngc, div.xco, div_xmdf.tcl, div_flist.txt ir div_readme.txt. Aš naudoju ISE 9.2.04i ir ISE IP atnaujinta 2. Būtinai jūs atnaujinote savo versija ISE naujausias "ISE Service Pack" ir "ISE IP Atnaujinti". Jūs galite patikrinti spustelėję Pagalba Apie core versija. http://www.xilinx.com/support/download/index.htm

 

[sameem_shabbir]

thnx daug suradau savo klaidą Generuoti galimybė, aš spustelėjote Edif NETLIST Dabar, kai aš spustelėjote NGC BYLA ji davė man teisę išėjimo Dabar ką daryti Kitas Jei kopijuoti NGC failą projektas ir jis dirbs