M
moloned
Guest
Įdiegus Xilinx ISE 5.2i I am seeing apie 10% padidinti atidėti HW daugiklis, kurių dizainą 4k -6 greičio klasės prietaisas, kuris taip pat ilgai įtaisų (70 bit) skaičius, lyginant su 5.1i.
Ar kas nors susidūrė su panašiu problemų?
Pagrindinis skirtumas matau naudojant speedprint įrankis 5.2i išleidimas produkcijos duomenų iš aikštelė # 1,114 Dec/02 palyginti su Išankstinis duomenų iš aikštelė # 1,110 Jul/02.
Mano problema yra vertimas į skleidėjai ir tokie pranešimus generuoja speedprint duomenis.Aš, atrodo, negalime rasti atitinkamo laiko diagramas komentuojami pat ženklų Xilinx dokumentus.
Ar turite idėją, kur galiu rasti šią informaciją?.
Ar kas nors susidūrė su panašiu problemų?
Pagrindinis skirtumas matau naudojant speedprint įrankis 5.2i išleidimas produkcijos duomenų iš aikštelė # 1,114 Dec/02 palyginti su Išankstinis duomenų iš aikštelė # 1,110 Jul/02.
Mano problema yra vertimas į skleidėjai ir tokie pranešimus generuoja speedprint duomenis.Aš, atrodo, negalime rasti atitinkamo laiko diagramas komentuojami pat ženklų Xilinx dokumentus.
Ar turite idėją, kur galiu rasti šią informaciją?.