A
analogartist
Guest
Bandydami intuityviai suprasti nulinis pasitaiko linijos ...
Dėl bet kurių nulinių aš tai suprasti, kad dėl galutinio Vin ==> ir ouput Vout (Sz) = 0 [Sz yra freq nuo nulio.]
Dabar, jeigu aš taikyti signalas įvesties tada
Į bendrą šaltinį etapas:
Intuitively, pašarų perduoti kelią (per CGD) ir pagrindiniai tranzistorius kelio ir gaminti signalus, kurie yra lygūs mag tačiau priešinga etape ir jie panaikinti viena kitai suteikti nulio ne ouput.
Bet kaip nulinis atsirasti šaltinis pasekėjų etapą? ..nuo įvesties ir išvesties (pagrindinis tranzistorius kelio) yra tame pačiame etape, taip pat signalas per pašarus-pirmyn kelio (per CGS) bus tos pačios fazės kaip signalo.kaip produkcijos eikite į 0 nulis (@ Gerb) egzistuoti?
Aš bandė mano geriausiai paaiškinti, be pagalbos iš popieriaus ir rašiklis ... pls do let me know if i reikia daugiau aišku ..
hence the post!!!
Aš galiu parašyti lygtis ir gauti perdavimo funkcija ir įrodyti jų teisę bet cant atrodo juos suvokti intuityviai ....
taigi paštu!
thx
Dėl bet kurių nulinių aš tai suprasti, kad dėl galutinio Vin ==> ir ouput Vout (Sz) = 0 [Sz yra freq nuo nulio.]
Dabar, jeigu aš taikyti signalas įvesties tada
Į bendrą šaltinį etapas:
Intuitively, pašarų perduoti kelią (per CGD) ir pagrindiniai tranzistorius kelio ir gaminti signalus, kurie yra lygūs mag tačiau priešinga etape ir jie panaikinti viena kitai suteikti nulio ne ouput.
Bet kaip nulinis atsirasti šaltinis pasekėjų etapą? ..nuo įvesties ir išvesties (pagrindinis tranzistorius kelio) yra tame pačiame etape, taip pat signalas per pašarus-pirmyn kelio (per CGS) bus tos pačios fazės kaip signalo.kaip produkcijos eikite į 0 nulis (@ Gerb) egzistuoti?
Aš bandė mano geriausiai paaiškinti, be pagalbos iš popieriaus ir rašiklis ... pls do let me know if i reikia daugiau aišku ..
hence the post!!!
Aš galiu parašyti lygtis ir gauti perdavimo funkcija ir įrodyti jų teisę bet cant atrodo juos suvokti intuityviai ....
taigi paštu!
thx